我們始終推薦使用 IBIS 模型。許多器件的 IBIS 模型通常可以免費下載。使用 IBIS 技術具有如下優勢：
SPICE：適合傳統方法
隨著 I/O 開關頻率不斷提升，電壓不斷下降，準確的 I/O 仿真已成為現代高速數字係統設計的重要組成部分。通過準確仿真 I/O 緩衝器、端接和開發板線跡，您可顯著加速新設計的上市進程。我們應在設計的開始階段就明確與信號完整性相關的問題，從而減少板故障修複的次數。
IC 設計等領域以前一直采用 SPICE 分析技術，需要相當高的準確性。不過，在 PCB 和係統領域，SPICE 分析法對用戶和器件廠商而言都存在若幹不利因素。
由於 SPICE 仿真需要對晶體管級電路進行建模，因而必須包含電路和工藝參數的詳細信息。大多數 IC 廠商都將上述信息視為專有機密信息，不願意公開。
盡管 SPICE 仿真準確性非常高，但速度非常慢，對瞬變仿真分析而言尤其如此，隻有在評估信號完整性性能時才用到。此外，並非所有的 SPICE 仿真器都可全麵兼容。此外，係統默認的仿真器選項也會因不同的 SPICE 仿真器而有所不同。由於一些功能非常強大的選項控製著準確性、融合度以及算法類型，因而選項不一致會導致不同仿真器之間的仿真關聯不當。最後，由於 SPICE 存在不同的版本差異，模型在不同仿真器之間往往不兼容，必須針對特定的仿真器進行提取。
IBIS: 可選效益
I/O 緩衝器信息規範 (IBIS) 是 SPICE 仿真器外的另一備選方案。Intel 原創開發了 IBIS 技術，能夠為客戶提供準確的 IO 緩衝器模型，避免了透露知識產權信息的風險。EIA/IBIS Open Forum 目前負責 IBIS 規範的維護，其成員來自眾多 IC 和 EDA 廠商。
IBIS 的模芯由一塊電板、電壓和定時信息構成。這對 IC 廠商而言極富吸引力，因為可將 IO 內部電路看作是一個黑盒子。不顯示關於電路及工藝細節的晶體管級信息。
IBIS 模型仿真速度比 SPICE 快很多，而準確度僅略有下降。IBIS 仿真消除了 SPICE 模型和仿真器出現的非收斂性問題。幾乎所有的 EDA 廠商目前都支持 IBIS 模型，而且這種模型具有很好的易用性。大部分設備的 IBIS 模型都可通過網絡免費獲得。便於在同一開發板上仿真數種不同的製造設備。
Xilinx 為所有當前的现金网博e百 提供了IBIS 模型，您可以輕鬆地從我們的網站下載這些模型。