重要提示
如需在 2019.1 之後版本獲得 XAUI / RXAUI 支持，請聯係 Missing Link Electronics
现金网博e百 描述
免費參數化內核，采用 Kintex™ UltraScale™、Virtex™ UltraScale、Virtex 7、Kintex 7、Artix™ 7、Zynq™ 7000、Virtex 6、Virtex 5、Virtex 4 FX、Virtex II Pro 以及 Spartan™ 6 中提供的串行 I/O 收發器支持 XAUI 功能。
AMD 10 Gigabit Attachment Unit Interface (XAUI) LogiCORE™ IP 提供了 1 個四通道高速串行接口，實現了每秒 10Gb（Gbps）的總吞吐量。內核以 156.25MHz 的內部時鍾速度運行，包含 XGMII 擴展子層（DTE 和 PHY XGXS）和 10GBASE-X 子層，見IEEE 802.3-2012 第47和48條。此外，內核支持用於訪問 IEEE 802.3-2012 第 45 條管理寄存器的可選串行 MDIO 管理接口。MDIO 接口可省略，以節省邏輯。在這種情況下可通過位向量提供簡化的管理接口。
設計符合IEEE 802.3ae-2012 標準，包含以下功能：
- 支持錯誤檢測的 8B10B 編碼/解碼
- 逗點檢測
- RX 彈性緩衝/通道綁定
- 尖端 PMA (SERDES)
- 發送端空閑生成
- 每個接收信道上的同步狀態機
- 接收端去偏移狀態機（通道綁定）
- 全套管理寄存器（根據 IEEE 802.3ae 規範）
XAUI 內核非常適合為通信設備提供高性能互連技術，有助於輕鬆連接支持這一標準的 10 Gbps 收發器（例如符合 XENPAK 標準的器件）。
主要特性與優勢
- 麵向 XAUI 應用的單芯片解決方案
- 在 7 係列和 Virtex 6 器件中使用 4 個收發器，在 6.25 Gb/s 的速率下支持 20G 雙速率 XAUI（兩倍 XAUI）
- 設計符合 IEEE 802.3-2008 規範的要求
- 允許在 7 係列、Virtex 6、Virtex 5、Virtex 4 FX、Virtex II Pro 或 Spartan 6 FPGA 與行業標準 ASSP PHY 器件之間進行直接連接
- 支持 32 位 DDR 或 64 位 SDR 後端接口
- 使用數字時鍾管理或混合模式時鍾管理器實現可選 XGMII 接口時鍾
- 利用 DDR I/O 原語實現可選 XGMII 接口
- 使用以 3.125Gbps 速率運行 4 個信道的 7 係列、Virtex 6、Virtex 5、Virtex 4 和 Spartan 6 收發器實現 XAUI 接口
- 可選 802.3-2008 條款 48 狀態機
- 在單個網表中實現 DTE XGXS、PHY XGXS 和 10G BASE-X PCS
- 支持 10 Gb 光纖通道 (10-GFC) XAUI 數據速率和流量