Soft-Decision FEC Integrated Block

概述

现金网博e百 描述

對於 4G、5G 和 DOCSIS3.1 有線電視接入等許多當前及新興高數據速率應用, 傳輸可靠性是成功支撐整體係統高質量的重要因素。高性能 Soft-Decision FEC(i.e. >1Gbps))是一個用於幫助這些係統在非理想環境下運行的主要構建塊。

Soft-Decision Forward Error Correction (SD-FEC) 集成塊支持低密度奇偶校驗 (LDPC) 編解碼和 Turbo 代碼解碼。所使用的 LDPC 代碼可配置性高,而且所使用的特定代碼可以逐個代碼字地指定。


主要特性與優勢

  • 任何一個之間都可以進行功能配置:
    • 各種客戶指定準循環 (QC) 代碼的 LDPC 編解碼,或者
    • LTE 所用代碼的 Turbo 解碼
  • 命令的峰值吞吐量:
    • 6 次迭代 1.78 Gb/s Turbo 解碼
    • 8 次迭代 3.03 Gb/s LDPC 解碼
    • 20.34 Gb/s LDPC 編碼
  • 可擴展的實現方案
    • 一個器件,多個實例化(在 LDPC 和 Turbo 模式下,不是所有核都能同時支持)
  • 高帶寬 AXI4-Stream 接口
  • 客戶可編程 LDPC 類代碼
  • 與軟 IP 實現方案相比,顯著節省了 FPGA 資源
  • 整體係統功耗降低,性能提高達 1 倍
  • 針對不斷演進的 5G 標準動態優化和配置參數

IP 性能和資源利用率數據


3d狮王轮盘游戏下载

器件係列:

設計工具:

技術文檔
Default Default 標題 文件類型 日期