2. IP 核
  3. UltraScale+ Device Integrated Block for PCI Express (PCIe)

UltraScale+ Device Integrated Block for PCI Express (PCIe)

概述

现金网博e百 描述

AMD UltraScale+ FPGA Integrated Block for PCI Express® solution IP 是一個構建塊解決方案，可用於 UltraScale+™ 器件中使用的高帶寬、可擴展且可靠的串行互連。Integrated Block for PCI Express (PCIe) 解決方案支持 1 通道、2 通道、4 通道和 8 通道端點配置，並支持 Gen1 (2.5GT/s)、Gen2 (5.0GT/s) 和 Gen3（8GT/s）速度。 該解決方案支持 AXI4-Stream。

主要功能與優勢

  • 符合 PCI Express Base Specification 3.1
  • PCI Express Endpoint、Legacy Endpoint或 Root Port 模式
  • x1、x2、x4、x8、x16 鏈接寬度
  • Gen1、Gen2、Gen3 鏈路速度
  • 僅 PHY 模式
  • AXI4 Streaming 與客戶邏輯的接口
    • 可配置的數據路徑寬度（64 位、128 位、256 位、512 位）
    • 4 個獨立的 Initiator/Target、Request/Completion 流
  • 內部邏輯數據路徑和數據接口的奇偶校驗保護
  • 高級錯誤報告 (AER) 和 End-to-End CRC (ECRC)

資源利用率

3d狮王轮盘游戏下载

器件係列:

設計工具:

相關现金网博e百

技術文檔

主要資料

Default Default 標題 文件類型 日期