存儲器接口是一款用於為 AMD FPGA 生成存儲器控製器和接口的免費軟件工具。內存接口生成未加密的 Verilog 或 VHDL 設計文件、UFC 約束文件、仿真文件以及實施腳本文件,以簡化設計流程。支持的存儲器接口包括:DDR3 SDRAM、DDR SDRAM、QDRII SRAM 與 DDRII SRAM、LP DDR、QDRII+ SRAM 以及 RLDRAM II。