麵向 UltraScale™ 架構 GTM 收發器的 LogiCORE™ IP Integrated Bit Error Ratio Tester (IBERT) 核用於評估和監控 GTM 收發器。該核包括采用 FPGA 邏輯實現的模式生成器和檢查器,並能夠接入 GTM 收發器的端口和動態重配置端口屬性。還包括了通信邏輯,可通過 JTAG 在運行時間進行設計訪問。根據您的配置及本文檔中的描述,此核可以作為一個獨立的或開放的設計。