现金网博e百 描述
麵向 7 係列 FPGA GTP 收發器的可定製 LogiCORE™ IP 集成式誤碼率測試器 (IBERT) 核用於評估和監控 GTP 收發器。該核包括采用 FPGA 邏輯實現的模式生成器和檢查器，並能夠接入 GTP 收發器的端口和動態重配置端口屬性。還包括了通信邏輯，可通過 JTAG 在運行時間進行設計訪問。根據客戶的配置及本文檔中的描述，此核可以作為一個獨立的或開放的設計。
主要功能與優勢
- Provides a communication path between the Vivado™ serial I/O analyzer software and the IBERT core
- Provides a user-selectable number of 7 series FPGA GTP transceivers
- 可根據所需的線速、參考時鍾速率、參考時鍾源和數據通路寬度來定製每個收發器
- 需要能夠源自引腳或某個使能 GTP 收發器的係統時鍾
資源利用率
3d狮王轮盘游戏下载
主要資料
Default
Default
標題
文件類型
日期