AMD 提供 HDMI2.1 IP 子係統和 HDMI2.0 IP 子係統。HDMI2.1 子係統針對 HDMI2.1 規範精心設計,支持針對 FRL 和 TMDS 模式以及高達 48Gbps 的吞吐量提供支持的早期 HDMI 標準。 HDMI2.0 IP 子係統針對 HDMI2.0 規範精心設計,支持早期標準,可針對 TMDS 信令提供每秒高達 18Gb 的吞吐量。
HDMI2.1 子係統支持 Ultrascale+ 器件。
HDMI2.0 子係統支持 Versal™ 自適應 SoC、UltraScale+™、UltraScale 和 7 係列 AMD FPGA。
為了幫助用戶采用 HDMI 接口創建視頻解決方案,AMD 為 HDMI 接收或 HDMI 發送提供了預封裝子係統。這些子係統將支各種通用功能(持視頻時序生成、AXI 橋接以及可選 HDCP 功能等視頻接口)與 HDMI 控製器集成,開盒即可投入使用。這些子係統需要額外的 HDMI GT 控製器 (HDMI2.1) 或視頻物理層控製器 (HDMI2.0) 來實現物理層。
HDMI 子係統符合 HDMI 2.0 標準,包括以下特性:
HDMI 2.1 子係統符合 HDMI 2.1 標準,包括以下特性: