Xilinx 現在是 AMD 的一部分 更新的隱私條款
  2. IP 核
  3. SPI-4 Phase 2 接口解決方案

SPI-4 Phase 2 接口解決方案

  • 狀態:Discontinued
  • 现金网博e百 編號:
    • EF-DI-POSL4MC-SITE
簡介

现金网博e百 描述

Xilinx SPI-4 相位 2 內核提供了完全兼容的 Packet-Over-SONET/SDH（POS）解決方案，其可以快速地集成到網絡係統中。

使用用戶可配置選項，Xilinx SPI-4.2 內核不僅可提供最高的靈活性，同時還能與業界領先的 ASSP 互操作，最大限度提高數據傳輸帶寬。Xilinx SPI-4.2 內核完全符合 OIF 的係統數據包接口等級 4 (SPI-4) Phase 2標準以及 SATURN® 開發組 POS-PHY 等級 4 (PL4) 接口規範。

主要特性與優勢

  • 在支持 1.2 Gbps 引腳對總帶寬的 SPI-4.2 接口上支持達 700 MHz 的 DDR
  • 使用 ChipSync™ 3d狮王轮盘游戏下载 靜態及動態相位對齊
  • 帶寬優化的源內核可實現最佳總線吞吐量，不需要額外的 FPGA 資源
  • 使用 DCM、PMCD、全局及區域時鍾資源的高靈活時鍾選項
  • SelectIO™ 3d狮王轮盘游戏下载 靈活的引腳分配
  • 可配置 64 位或 128 位用戶接口，均支持全麵的帶寬功能
  • 支持達 16K 的未分段突發量
  • 可選擇的連續 DPA 窗口監控
  • 可選擇的高級 DPA 診斷
  • 多內核支持：可在單個器件中實現 4 個以上的內核
  • 可通過 Xilinx CORE Generator™ 係統獨立配置宿端內核和源端內核，實現輕鬆定製
  • 可使用完全可配置的 SPI-4.2 曆法接口支持 1 到 256 個可尋址通道

此 IP 核已停用生效日期：2017 年 11 月 6 號

3d狮王轮盘游戏下载

器件係列:

設計工具:

技術文檔

特色技術文檔

Default Default 標題 文件類型 日期