截止 2016 年 12 月 1 日，將不再提供 AXI BFM。現有 AXI-BFM 許可證將在 2016.4 版本中持續有效，但在 Vivado 2016.4 版本發布之後不再提供支持。
Xilinx AXI 驗證 IP 將於 2017 年取代 AXI BFM。如欲了解更多詳情，敬請聯係您本地的 Xilinx 銷售代表。
现金网博e百 描述
Cadence Design Systems 為 Xilinx 開發的 AXI 總線功能模型 (BFM) 支持對客戶基於 AXI 設計的 IP 進行仿真。AXI BFM 支持所有版本的 AXI（AXI3、AXI4、AXI4-Lite 和 AXI4-Stream）。BFM 以加密 Verilog 模塊的形式提供。BFM 工作可通過包含在 Verilog 語法文本中的一係列 Verilog 任務來控製。Verilog 任務的 API 在 AXI BFM 用戶指南中有介紹。
通過自定義 RTL 設計流程，AXI BFM 可用於驗證 AXI 主從的連接性和基本功能。AXI BFM 提供的示例測試台和測試可演示 AXI3、AXI4、AXI4-Lite 和 AXI4-Stream 主／從 BFM 對的功能。這些示例可作為使用 AXI3、AXI4、AXI4-Lite 和 AXI4-Stream 接口為自定義 RTL 設計創建測試的起點。可以從 CORE Generator 或獨立 Web 下載訪問這些示例。
此外，AXI 還可用於使用 Xilinx Platform Studio (XPS) 的嵌入式設計。AXI BFM 可作為 CIP 向導的一部分，使用 AXI BFM 解決方案創建基於 AXI 的 IP。AXI BFM 也可作為單獨的 pcore 提供，其可從 XPS IP 目錄訪問。
沒有針對 AXI BFM IP 提供評估許可證
主要特性與優勢
- 支持所有協議數據位寬及地址位寬、傳輸類型與響應
- 事務處理級協議校驗（突發類型、長度、大小、鎖定類型、高速緩存類型）
- 行為 Verilog 句法
- 基於 Verilog 任務的 API
- 在 ISE 中提供，可通過 Xilinx 生成的許可證啟用
- Verilog 和 VHDL 示例設計及測試工作台可獨立提供，也可通過針對 RTL 設計的 CORE Generator 提供
- 與 XPS 集成，即可作為一個 pcore，也可作為支持 CIP 向導的選項
- 支持的仿真器：Aldec Riviera-PRO、Cadence Incisive 企業仿真器、ISE 仿真器、Mentor Graphics ModelSim 和 Synopsys VCS