Looks like you have no items in your shopping cart.
Click hereto continue shopping
麵向 Virtex®-7 FPGA GTX 收發器的 ChipScope™ Pro IBERT 內核專為評估與監控 Virtex-7 FPGA GTX 收發器定製和設計。該核包括采用 FPGA 邏輯實現的模式生成器和檢查器,並能夠接入 GTX 收發器的端口和動態重配置端口 () 屬性。還包括了通信邏輯,可通過 JTAG 在運行時間進行設計訪問。根據客戶的配置及本文檔中的描述,此核可以作為一個獨立的或開放的設計。