现金网博e百 描述
麵向 Virtex™ 7 FPGA GTX 收發器的 ChipScope™ Pro IBERT 內核專為評估與監控 Virtex 7 FPGA GTX 收發器定製和設計。該核包括采用 FPGA 邏輯實現的模式生成器和檢查器，並能夠接入 GTX 收發器的端口和動態重配置端口 () 屬性。還包括了通信邏輯，可通過 JTAG 在運行時間進行設計訪問。根據客戶的配置及本文檔中的描述，此核可以作為一個獨立的或開放的設計。
主要功能與優勢
- 可在 ChipScope Pro 分析器軟件與 IBERT 內核之間提供通信路徑
- 用戶可選 Virtex 7 FPGA GTX 收發器數量
- 可根據所需的線路速率、參考時鍾速率、參考時鍾源以及數據通路寬度定製收發器
- 需要可源自引腳或某個使能 GTX 收發器的係統時鍾
3d狮王轮盘游戏下载
主要資料
Default
Default
標題
文件類型
日期