麵向 Virtex 6 FPGA GTX 收發器的 ChipScope Pro IBERT
- 捆綁现金网博e百
:
- ISE Design Suite
- 許可證: End User License Agreement
现金网博e百 描述
麵向 Virtex™ 6 FPGA GTX 收發器的 LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) 核可用於評估和監控 GTX 收發器的運行狀況。該設計包括采用 FPGA 邏輯實現的模式生成器和檢查器，並能夠接入 GTX 收發器的端口和動態重配置端口 (DRP) 屬性。還包括了通信邏輯，可通過 JTAG 在運行時間進行設計訪問。IBERT 核是一個獨立的設計。其生成過程貫穿了整個實現流程（包括生成比特流）。
主要功能與優勢
- 可在 ChipScope Pro 分析器軟件與 IBERT 內核之間提供通信路徑
- 包含用戶可選數量的 Virtex 6 GTX 收發器
- 可根據所需的線路速率、參考時鍾速率、參考時鍾源以及數據通路寬度定製收發器
- 需要可源自引腳或某個使能 GTX 收發器的係統時鍾
3d狮王轮盘游戏下载
主要資料
Default
Default
標題
文件類型
日期