麵向 Spartan 6 GTP 收發器的 ChipScope Pro IBERT
- 捆綁现金网博e百
:
- ISE Design Suite
- 許可證: End User License Agreement
现金网博e百 描述
麵向 Spartan™ 6 GTP 收發器的 LogiCORE™ ChipScope™ Pro Integrated Bit Error Ratio Tester (IBERT) 核是一個可定製的核，可用於評估和監控 Spartan 6 GTP 收發器的運行狀況。該設計包含在現場可編程門陣列 (FPGA) 邏輯中實現的模型生成器和檢測器，能夠訪問串行收發器的端口及動態重新配置端口 DPR 屬性。此外，還包含通信邏輯，允許設計通過 聯合測試行為組 (JTAG) 接口進行運行時間訪問。IBERT 內核是一款獨立的設計，其生成過程貫穿了整個實現流程（包括生成比特流）
主要功能與優勢
- 可在 ChipScope Pro 分析器軟件與 IBERT 內核之間提供通信路徑
- 用戶可選數量的 Spartan 6 GTP 收發器
- 可根據所需的線路速率、參考時鍾速率、參考時鍾源以及數據通路寬度定製每個收發器
- 需要一個從一個引腳或一個已啟用的串行收發器提供的係統時鍾
3d狮王轮盘游戏下载
主要資料
Default
Default
標題
文件類型
日期