麵向 7 係列 FPGA GTP 收發器的可定製 LogiCORE™ IP ChipScope™ Pro 集成式誤碼率測試器 (IBERT) 核用於評估和監控 GTP 收發器。該核包括采用 FPGA 邏輯實現的模式生成器和檢查器,並能夠接入 GTP 收發器的端口和動態重配置端口屬性。Communication logic is also included to allow the design to be run-time accessible through JTAG. 根據客戶的配置及本文檔中的描述,此核可以作為一個獨立的或開放的設計。