2. IP 核
  3. AXI PCI Express (PCIe) Gen 3 Subsystem

AXI PCI Express (PCIe) Gen 3 Subsystem

概述

现金网博e百 描述

AXI PCIe® Gen 3 Subsystem 核提供了 AXI4 接口與 Gen 3 PCI Express (PCIe) 芯片硬核之間的接口。AXI4 PCIe 子係統可提供 AXI4 架構和 PCIe 網絡之間完整的橋接功能。子係統由 PCIe 核、GT 接口和 AXI4 接口構成。橋電路在 FPGA 架構中實現，PCIe 核和 GT 是 FPGA 中的硬核元素。

AXI4 PCIe 核提供事務處理等級轉換功能，可將 AXI4 命令轉換為 PCIe TLP 數據包，將PCIe 請求轉換為 AXI4 命令。

主要特性與優勢

  • AXI Bridge for PCIe Gen3 支持 UltraScale 架構和 Virtex™ 7 XT
  • AXI 橋接器模式下 PCI Express 的 DMA／橋接器子係統支持 UltraScale+ Integrated Blocks for PCI Express
  • 多達 256 字節的最大有效載荷大小 (MPS)
  • 多重向量消息信號中斷 (MSI)
  • 對 PCIe 空間的存儲器映射 AXI4 訪問
  • AXI 橋接器模式下 PCIe 的 DMA／橋接器子係統支持高達 1024 字節的最大有效載荷量 (MPS)
  • 支持 MSI-X 中斷
  • 支持原有中斷
  • 最佳 AXI4 流水線可提高性能
  • 對存儲器映射 AXI4 空間的 PCIe 訪問
  • 跟蹤和管理 TLP 完成處理

資源利用

3d狮王轮盘游戏下载

器件係列:

設計工具:

技術文檔

主要資料

Default Default 標題 文件類型 日期