Aurora 64B/66B

概述

现金网博e百 描述

免費的LogiCORE™ IP 設計可以實現在Xilinx FPGA 中使用多吉比特收發器

Aurora 是為輕鬆實現 Xilinx 收發器而設計的 LogiCORE™ IP 核,同時其提供了輕量級用戶接口,設計人員可以在此基礎上構建串行鏈接。Aurora 64B/66B 是一個麵向高速串行通信的可擴展的輕量級鏈路層協議。該協議規範是開放型規範,可按需提供。Xilinx 器件 IP Catalog 中的 IP 可免費使用。

Aurora 通常用於要求構建低成本、高數據速率、可擴展、靈活的串行數據通道的應用中。您可輕鬆使用其簡單的成幀結構來壓縮現有協議中的數據,並且其電氣要求符合商品設備的規範。Aurora 可用於提高性能,且無需高昂的 FPGA 資源成本、軟件重開發或借助外部物理基礎架構。

應用
可以在任何需要串行點對點連接功能的應用中使用 Aurora 64B/66B。實例應用包括:

  • 芯片間的鏈接。以極少的 FPGA 資源成本顯著地降低了 PCB 上的跟蹤計數。實例:線卡、多器件分區、高速 ASIC-FPGA 連接
  • 開發板間和背板鏈接。 使用現有電纜、連接器和背板來提高係統吞吐量。實例:短距離光學和 ATCA 背板。
  • 數據流應用。無限多個幀使用隨機空閑插入方式輕鬆通過 Aurora 通道進行數據傳輸。實例:低開銷的數據單元傳輸和視頻流。
  • 單向連接。 Aurora 單工通道可在一個方向實現低成本、高速的串行鏈接。實例:視頻數據分流和遠程數據傳輸。

主要功能與優勢

  • 通用數據通道支持從 500 Mb/s 到 400 Gb/s 以上的吞吐量
  • 支持多達 16 個連續綁定的 7 係列 GTX/GTH、AMD UltraScale™ GTH/GTY 或 AMD UltraScale+™ GTH/GTY 或 AMD Versal™ GTY/GTYP/GTM 收發器
  • 符合 Aurora 64B/66B 協議規範 v1.3(64B/66B 編碼)
  • 其資源成本低,並且傳輸開銷也非常低 (僅為 3%)
  • 簡單易用的 AXI4-Stream 組幀及流程控製接口
  • 可自動初始化和維護通道
  • 全雙工或單工工作
  • 用戶數據的 32 位循環冗餘校驗 (CRC)
  • 新增單工自動鏈路恢複特性支持
  • 支持 RX 極性倒轉
  • 高位優先/低位優先 AXI4-Stream 用戶接口
  • 完全兼容的 AXI4-Lite DRP 接口
  • 可配置 DRP、INIT 時鍾
  • GTREFCLK 及內核 INIT_CLK 的單端/差分時鍾選項

資源利用率


3d狮王轮盘游戏下载

技術文檔

主要資料

Default Default 標題 文件類型 日期