现金网博e百 描述
LogiCORE™ IP 7 係列 FPGA 收發器向導自動化創建 HDL 封裝，以配置 Xilinx 7 係列 FPGA 片上收發器。向導的定製 GUI 均可讓用戶使用預定義的模板配置一個或者多個高速串行收發器，支持常用的業界標準，或從一開始就支持各種定製協議。
主要功能與優勢
- 創建定製 HDL 封裝，在 7 係列 FPGA 中配置高速串行收發器
- 自動配置模擬設置
- 為 Aurora 8B/10B,Aurora 64B/66B,CEI-6G,DisplayPort,Interlaken，開放基站架構(OBSAI)，OC192,OC48,SRIO,10GBASE-R,通用分組無線電接口(CPRI),千兆以太網,10 Gb 附件單元接口(XAUI), RXAUI, 和 XLAUI OTU3, 10 GH小體積可插入Plus(SFP +),光傳輸網絡 OTU3, V-by-One, SDI, SATA 以及從開始使用的自定義協議提供預定義的模板。點擊 7 係列 FPGA 收發器向導用戶指南，了解更多信息
3d狮王轮盘游戏下载
主要資料
Default
Default
標題
文件類型
日期