Vivado ML Edition 功能 | Vivado ML 標準版 | Vivado ML 企業版 | Vivado 實驗室版 |
---|---|---|---|
許可選項 | 免費 | 30 天評估(免費) 可在 AWS Marketplace 上點播觀看 NL: $2995 FL: $3595 |
|
器件支持 | 限定 Xilinx 器件 | 所有 Xilinx 器件 | |
Vivado IP Integrator | |||
Dynamic Function eXchange | |||
Vitis 高層次綜合 | |||
Vivado Simulator | |||
Vivado Device Programmer | |||
Vivado Logic Analyzer | |||
Vivado 串行 I/O Analyzer | |||
調試 IP (ILA/VIO/IBERT) | |||
綜合和布局布線 | |||
Vitis Model Composer | 購買 NL - $500 FL - $700 |
購買 NL - $500 FL - $700 |
下表是每個目標器件的典型及峰值內存使用情況。Xilinx 建議,至少要有足夠的物理係統內存來應對高峰內存使用情況。
注:
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
所有器件* | 20 | 32 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XCKU3P | 7 | 13 |
XCKU5P | 7 | 13 |
XCKU9P | 8 | 13 |
XCKU11P | 9 | 13 |
XCKU13P | 10 | 14 |
XCKU15P | 10 | 15 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XCVU3P | 11 | 19 |
XCVU5P | 12 | 19 |
XCVU7P | 15 | 24 |
XCVU9P | 20 | 32 |
XCVU11P | 22 | 32 |
XCVU13P | 28 | 47 |
XCVU19P | 48 | 64 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XCZU2EG | 3 | 5 |
XCZU3EG | 4 | 6 |
XCZU4EV | 5 | 5 |
XCZU5EV | 6 | 9 |
XCZU6EG | 7 | 10 |
XCZU7EV | 8 | 11 |
XCZU9EG | 10 | 14 |
XCZU11EG | 11 | 18 |
XCZU15EG | 11 | 18 |
XCZU17EG | 12 | 18 |
XCZU19EG | 14 | 21 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XCZU21DR | 10 | 14 |
XCZU25DR | 11 | 14 |
XCZU27DR | 13 | 17 |
XCZU28DR | 14 | 17 |
XCZU29DR | 14 | 17 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XCKU025 | 5 | 7 |
XCKU035 | 5 | 7 |
XCKU040 | 5 | 7 |
XCKU060 | 7 | 11 |
XCKU085 | 9 | 14 |
XCKU095 | 9 | 14 |
XCKU115 | 9 | 14 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XCVU065 | 7 | 11 |
XCVU080 | 5 | 12 |
XCVU095 | 9 | 14 |
XCVU125 | 10 | 16 |
XCVU160 | 14 | 20 |
XCVU190 | 18 | 24 |
XCVU440 | 32 | 48 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XC7V585T | 4 | 6 |
XC7V2000T | 10 | 16 |
XC7VX330T | 3 | 5 |
XC7VX415T | 3 | 5 |
XC7VX485T | 4 | 5 |
XC7VX550T | 4 | 6 |
XC7VX690T | 5 | 7 |
XC7VX980T | 7 | 9 |
XC7VX1140T | 5 | 10 |
XC7VH580T | 4 | 6 |
XC7VH870T | 6 | 5 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XC7K70T | 1.6 | 2.5 |
XC7K160T | 2 | 3 |
XC7K325T | 3 | 4 |
XC7K355T | 3 | 5 |
XC7K410T | 3 | 5 |
XC7K420T | 3 | 5 |
XC7K480T | 4 | 6.5 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XC7A15T | 2 | 3 |
XC7A35T | 2 | 3 |
XC7A50T | 2 | 3 |
XC7A75T | 2 | 3 |
XC7A100T | 2 | 3 |
XC7A200T | 2.5 | 3.5 |
Windows / Linux (64 位) | ||
器件 | 典型值 | 峰值 |
XC7Z010 | 1 | 1.6 |
XC7Z015 | 1.3 | 1.9 |
XC7Z020 | 1.3 | 1.9 |
XC7Z030 | 1.8 | 2.7 |
XC7Z035 | 3 | 5 |
XC7Z045 | 3 | 5 |
Xilinx®在 x86 和 x86-64 處理器架構上支持以下操作係統。
注意:請參閱PetaLinux 工具文檔:參考指南(UG1144),了解有關使用 PetaLinux 支持的操作係統安裝要求的更多信息。
下表列出了 Vivado ML 標準版與 Vivado ML 企業版中商業现金网博e百 的架構支持。對於非商業现金网博e百 支持,Vivado ML 標準版支持所有 Xilinx 汽車器件,作為工具中的量產器件提供。
架構 | Vivado ML 標準版 | Vivado ML 企業版 |
---|---|---|
Zynq®-7000 SoC | • XC7Z007S、XC7Z010、XC7Z012S、XC7Z014S、XC7Z015、XC7Z020、和 XC7Z030 | • 所有器件 |
Zynq UltraScale+™ MPSoC |
• XCZU1EG、XCZU1CG、XCZU2EG、XCZU2CG、XCZU3EG、XCZU3CG XCZU4EG、XCZU4CG、XCZU4EV、XCZU5EG、XCZU5CG、XCZU5EV、XCZU7EV、XCZU7EG、和 XCZU7CG | • 所有器件 |
Zynq UltraScale+ RFSoC | • 無 | • 所有器件 |
Alveo™ 數據中心加速器卡 | • 所有器件 | • 所有器件 |
Kria™ SOM | • 所有器件 | • 所有器件 |
Versal® ACAP | • 無 | Versal AI Core 係列: Versal Prime 係列: |
Virtex® FPGA | Virtex-7 FPGA: Virtex UltraScale FPGA: |
Virtex-7 FPGA: Virtex UltraScale FPGA: Virtex UltraScale+ FPGA: Virtex UltraScale+ HBM FPGA: Virtex UltraScale+ 58G PAM4 FPGA: |
Kintex® FPGA | Kintex-7 FPGA: Kintex UltraScale FPGA: Kintex UltraScale+ FPGA: |
Kintex-7 FPGA: Kintex UltraScale FPGA: Kintex UltraScale+ FPGA: |
Artix® FPGA | Artix-7 FPGA: • 所有器件 Artix UltraScale+ FPGA: • 所有器件 |
Artix-7 FPGA: Artix UltraScale+ FPGA: |
Spartan®-7 FPGA | • 所有器件 |
• 所有器件 |
按功能類別或工作負載搜索和過濾文檔
搜索和過濾視頻
注冊真人百家乐游戏开户 計劃後,即可訪問以下免費的 Vivado ML 培訓課程。
視頻標題 | 說明 |
---|---|
FPGA 架構、3D IC、SoC 概述 | 概括介紹 FPGA 架構、SSI 技術和 SoC 器件架構。 |
UltraFast 設計方法:開發版與器件規劃 | 介紹本課程中涵蓋的方法指南以及 UltraFast 設計方法檢查表。 |
HDL 編碼技巧 | 涵蓋在 FPGA 設計中使用的基本數字編碼指南。 |
Vivado 設計流程介紹 | 介紹 Vivado 設計流程:項目流程和非項目批處理流程。 |
Vivado Design Suite 基於項目的流程 | 介紹 Vivado Design Suite: 中基於項目的流程:創建項目、向項目添加文件、探索 Vivado IDE 以及模擬設計。 |
行為模擬 | 描述行為仿真的過程和 Vivado IDE 中可用的仿真選項。 |
Vivado 綜合與實現 | 根據設計情景創建時序約束並綜合實現設計。 |
Vivado Design Suite I/O 引腳規劃 | 使用 I/O 引腳規劃布局在設計中執行引腳分配。 |
Vivado IP 流程 | 定製 IP,實例化 IP 並驗證設計 IP 的層級。 |
您在尋找其它點播培訓課程嗎?當您加入真人百家乐游戏开户 計劃時,您還可以享受部分課程 50% 的折扣優惠!
1.使用您的 Xilinx 真人百家乐游戏开户 帳戶登錄https://lmstraining.xilinx.com
2.在搜索框中搜索真人百家乐游戏开户 計劃,填充折扣課程
3.購買並啟動設計
視頻標題 | 說明 |
---|---|
使用 Vivado Design Suite 設計 FPGA (一) | 本課程不僅將介紹 Vivado® Design Suite 的入門信息,而且還將為那些未接觸過 FPGA 設計的設計人員介紹 FPGA 設計流程。 |
使用 Vivado Design Suite 設計 FPGA (二) | 此課程基於“使用 Vivado Design Suite 設計 FPGA (一)“ 課程。 了解如何構建更有效的 FPGA 設計。 |
使用 Vivado Design Suite 設計 FPGA (三) | 此課程內容進一步基於“使用 Vivado Design Suite 設計 FPGA 1 & 2“課程。了解如何有效地采用時序收斂技術。 |
使用 Vivado Design Suite 設計 FPGA (四) | 了解如何使用 Vivado® Design Suite 和 Xilinx 硬件的高級功能。重點是為源同步和係統同步接口應用時序約束、利用布局規劃技術等。 |
Xilinx 實戰型 FPGA 和嵌入式設計培訓計劃旨在讓您掌握基礎知識,以便立即著手設計。這些計劃不僅麵向不熟悉 FPGA 技術的工程師,還針對那些開發複雜連接功能、數字信號處理或嵌入式解決方案的有經驗的工程師。聯係當地的銷售代表或授權培訓機構,以了解貴公司是否還有培訓名額。了解更多