Vitis DSP 庫

Vitis AI 引擎 DSP 庫是一個可配置的元件庫，可用於通過 Versal® AI 引擎開發應用。這是一個 DSP 應用的開源庫。每個庫函數的用戶入口點都是一個 L2 級圖。每個入口點圖都將包含一個或多個 L1 級內核，而且可能包含一個或多個圖形對象。不建議直接使用 L1 級內核或任何未確定為入口點的其它圖形類別。

Vitis AI 引擎 DSP 庫包含以下 DSP 元件：

了解所提供的一係列完整 DSP 函數，請參閱 DSP 庫函數。

Vitis PL DSP 庫可使用 FFT 算法在 AMD Xilinx FPGA 上執行離散傅裏葉變換加速。該庫有三種類型的實施方案：

• L1 PL 原語
• L2 PL 內核
• L3 軟件 API

這些實施方案安排在相應的 L1、L2 及 L3 類硬件子目錄下。

Vitis PL DSP 庫 — 函數

Vitis PL DSP 庫不僅提供一個完全可綜合的、基於 PL 的 SSR FFT，而且還提供一個二維 FFT 版本。

• 1 維（行）SSR FFT L1 FPGA 模塊
  • 采用脈動陣列架構提供一個完全可綜合的 SSR FFT，可處理每個時鍾周期的多個輸入樣本
  • 每個周期內並行處理的樣本數量以 SSR 因子來表示。
  • 按照 C++ 模板函數執行，其可合成一個流媒體架構
  • 可通過模板參數進行參數化
• 2 維（矩陣）SSR FFT L1 FPGA 模塊
  • 提供一個完全可綜合的二維 FFT 作為 L1 原語
  • 通過添加內存適配器轉換為 L2 Vitis 環境內核
  • 旨在在電路板上提供一列列與設備 DDR 內存位寬一樣的流媒體接口，例如 Alveo™ U200、U250 和 U280 卡

如欲了解文檔詳情，請參考：1 維（行）SSR FFT L1 FPGA 模塊和 2 維（矩陣）SSR FFT L1 FPGA 模塊。