ザイリンクスは、 AMD の一員です プライバシーポリシー (更新済み）
  2. サポート
  3. デザイン ハブ
  4. メモリ インターフェイス - UltraScale QDR II+ SRAM メモリ

メモリ インターフェイス デザイン ハブ - UltraScale QDRII+ SRAM メモリ

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は參考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご參照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

はじめに

このページでは、Vivado Design SuiteでMemory Interface Generator (MIG)を使用してUltraScale デバイス用のメモリ インターフェイスを設計する際に役立つ情報を提供しています。

概要 (英語) 日本語
Memory Interface UltraScale Design Checklist メモリ インターフェイス UltraScale 設計チェックリスト (日本語版は v1.2 コア対象)
UltraScale Architecture FPGAs Memory LogiCORE IP v1.4 Product Guide 『UltraScale アーキテクチャ FPGA メモリ IP v1.2 LogiCORE IP 製品ガイド』 (PG150)
Creating a Memory Interface Design using Vivado MIG Vivado MIG を使用したメモリ インターフェイス デザインの作成 (日本語版は v1.2 コア対象)
Designing with UltraScale Memory IP UltraScale メモリ IP の設計
Memory Interface UltraScale IP Release Notes メモリ インターフェイス UltraScale IP リリース ノート
Supported Memory Interfaces and Data Rates サポートされるメモリ インターフェイスおよびデーター レート
デザイン要件 (英語) 日本語
Input Clock Guidelines 入力クロック ガイドライン (日本語版は v1.2 コア対象)
Memory Interface External Clocking
PCB Guidelines for QDR II+ SRAM Memory QDR II+ SRAM メモリの PCB ガイドライン
QDR II+ Pin Rules QDR II+ ピンの規則 (日本語版は v1.2 コア対象)
Designing with UltraScale Memory IP UltraScale メモリ IP の設計
I/O Planning for UltraScale Device Memory IP UltraScale デバイス メモリ IP の I/O プランニング
Importing I/O Ports for an Existing Pin-Out/Board 既存ピン配置およびボード用に I/O ポートをインポート
メモリ インターフェイス IP への接続 (英語) 日本語
Interfacing to the Memory IP User Interface メモリ インターフェイス ユーザー インターフェイスへの接続 (日本語版は v1.2 コア対象)
メモリ インターフェイス IP のシミュレーション (英語) 日本語
Simulating the Memory Interface Example Design メモリ インターフェイスをシミュレーションするサンプル デザイン (日本語版は v1.2 コア対象)
Vivado Logic Simulation Design Hub Vivado ロジック シミュレーション デザイン ハブ
よくある質問 (FAQ) (英語) 日本語
Memory Interface UltraScale Solution Center - Frequently Asked Questions (FAQ) メモリ インターフェイス UltraScale ソリューション センター - よく寄せられる質問 (FAQ)

Vivado デザイン ハブ

詳細 概略

メモリ インターフェイス ハブ